《深亞微米工藝下SOC中射頻IP模組實現的基礎問題研究》是依託清華大學，由池保勇擔任項目負責人的重大研究計畫。
基本介紹
- 中文名：深亞微米工藝下SOC中射頻IP模組實現的基礎問題研究
- 依託單位：清華大學
- 項目負責人：池保勇
- 項目類別：重大研究計畫
- 批准號：90407006
- 申請代碼：F0402
- 負責人職稱：教授
- 研究期限 ：2005-01-01 至 2007-12-31
- 支持經費：28.5（萬元）
項目摘要
SOC中射頻IP模組在深亞微米（特別是線寬小於130nm）工藝下遇到了襯底耦合和低電源電壓的挑戰。本項目通過對襯底耦合給射頻IP模組造成的干擾的物理機理的研究，從改進電路結構方面入手探討減小SOC中數字電路的開關噪聲和大功率模組（如功率放大器、振盪器等）對射頻IP模組干擾的原理和方法，研究強抗干擾射頻電路結構；通過對電晶體耐壓能力物理機理和射頻功率放大器設計理論的研究，探討低壓下提高射頻功率放大器的輸出功率和效率的原理，研究低壓大輸出功率高效率射頻功率放大器的集成CMOS實現問題；通過對電晶體噪聲機理和低壓電路結構的研究，探討低壓低噪聲低功耗強抗干擾射頻電路設計方法；研製出採用深亞微米工藝實現的、能與SOC中其它IP模組集成並具有良好性能的射頻IP模組。該項成果解決深亞微米工藝下SOC中射頻IP模組實現的基礎問題，可以為實現深亞微米工藝下的單晶片無線收發機和SOC集成打下良好基礎。
