模擬VLSI電路故障診斷的多特徵提取方法

模擬VLSI電路故障診斷的多特徵提取方法

《模擬VLSI電路故障診斷的多特徵提取方法》是依託電子科技大學,由謝永樂擔任醒目負責人的面上項目。

基本介紹

  • 中文名:模擬VLSI電路故障診斷的多特徵提取方法
  • 依託單位電子科技大學
  • 項目類別面上項目
  • 項目負責人:謝永樂
  • 負責人職稱:教授
  • 批准號:60871056
  • 申請代碼:F0118
  • 研究期限:2009-01-01 至 2011-12-31
  • 支持經費:35萬元
項目摘要
故障特徵提取及其分類/識別方法是模擬VLSI電路故障診斷中的關鍵環節之一。當前,為了提高診斷精度、降低診斷難度,利用單一特徵量去表征多種故障類型已越來越困難,以及難以得到一種針對各種故障皆具有普遍高診斷效率的特徵量,本項目以現代數位訊號處理為工具,研究:1、從時域和頻域提取多個故障特徵的系統性方法,並給出不同特徵參量的選擇原則、依據、適用性;在時域,基於矩量分析,給出用均值、能量、標準差、均方差、相關函式、協方差函式、相關係數、高階統計量(如偏度、峭度)這些指標作為故障特徵時的特徵提取及其分類/識別方法;而在頻域,基於譜分析與譜估計,給出用頻譜、功率譜、相干函式這三個指標作為故障特徵的特徵提取及其分類/識別方法。2、將故障特徵的提取納入模型化信號處理的框架,系統研究模擬電路容差下的多故障特徵提取及其特徵分類和識別問題。為提高故障定位的精度、降低診斷難度提供理論方法。

相關詞條

熱門詞條

聯絡我們