STIL的目的是提供一種公共語言，用來表示從積體電路模擬所產生的測試碼和波形。
基本介紹
- 中文名：標準測試接口語言
- 外文名：Standard Test Interface Language
- 簡稱：STIL
- 定義：電路模擬所產生的測試碼和波形
- 分類：STIL.0、STIL.1
- 套用學科：計算機原理
概述,主要功能,特點,
概述
STIL的目的是提供一種公共語言，用來表示從積體電路模擬所產生的測試碼和波形。語言所要表示的數據是被測電路的波形，而不是針對自動測試設備(ATE)的專門硬體。一般地，模擬數據向ATE環境轉換是通過ATE系統私有的語言，為此也開發了一些標準語言，如EDIF，WAVES，但尚不能滿足商業測試界的需求和認可。信號值變化轉儲(VCD)格式是獲取模擬輸出的一種典型方法，將被模擬電路每條引線上的信號值變化按時間順序記錄下來，這是取得波形圖的一個好方法，但用於產生測試程式有局限性。如果要讓VCD格式在ATE系統上實際使用，需要很貴而又費時的轉換軟體，且轉換後一般會失去對原始數據引用的能力，很難將測試失效情況與模擬過程聯繫起來。
由於上述情況，1995年在半導體製造、ATE、工具廠商推動下開始了公共語言的開發。目前STIL作為IEEE標準進展情況如下：
IEEE標準1450—1999(STIL．0)：這是用於數字測試向量數據的基礎版本。
IEEE標準P1450．1(STIL 1)：這是用於數字測試向量設計的擴充版本，自2000年開始，目前尚在開發中。
主要功能
(1)測試碼(Pattern)。測試碼是一個向量序列，向量為電路中的每個信號，在波形表Wavefarm Table中定義成準確的波形。
(2)掃描測試碼。這一結構要考慮部分掃描鏈、不等長掃描鏈、裝載/卸載要求、多狀態值的緊湊格式等。掃描數據為電路初級輸A/輸出信號的格式，可以直接在測試器上傳輸。而掃描數據和電路內部點的引用關係由其他語言結構定義。
(3)測試碼過程和宏。宏主要是數據表示的縮寫形式，可以被展開執行，過程允許測試器最佳化載入和執行。
(4)時序和波形表。時序用於定義信號波形，波形定義為時間上任意長的事件序列。有三類事件：①輸入或驅動事件；②輸出或比較事件；③尚未完全解決的事件，需要進一步處理才能為測試器所用。每個事件與一個時間表達式相聯繫，波形可以繼承其他波形的數據來構造。
(5)變數和說明。有特點的語言結構來說明變數和表達式。
(6)指令(Glue)。這裡指語句塊，將各種數據段連線在一起形成可執行的測試碼時序，例如，測試碼執行、成組(Burst)測試碼等。
(7)模組性。為電路中的模組構造測試集，便於設計重用。
(8)可擴展性。例如，可插入測試器的專用信息。
特點
STIL.1標準與數字測試向量數據設計有關，具有更複雜的套用。而STIL.0是一個基礎標準，用作為傳輸基本測試數據的一個手段。STIL．1支持許多先進的套用，例如嵌入核心、測試碼族、ATE系統映射、模擬映射、具有DFT的電路。STIL．1有以下特點：
(1)環境映射。被測電路數據以多種格式和多種軟體環境而存在，例如模擬環境、靜態分析環境、特定ATE系統環境等。新的語言結構Environment可以將STIL數據映射到這些環境中。
(2)參數化數據。大多數STIL數據是說明性的，即定義電路或測試碼的各種靜態屬性，而Constant說明允許創建數據集套用於一個電路族。
(3)複雜的測試協定定義。測試協定一般在Procedure或Macro—Def中定義，用於規定測試數據值對電路的套用，例如BIST、嵌入核心、各種測試訪問機構的協定。
(4)先進的掃描結構。支持多狀態掃描單元、掃描鏈層次定義、掃描鏈重組、掃描鏈索引。
(5)運行測試碼決策。增加新語句If，While，Loop Data，用於規範測試碼的動作。這在模擬環境中運行測試碼是必需的。
(6)成組測試碼的可選項。成組測試碼Pattern Burst中增加了新的可選擇項，允許測試碼並行運行、逐拍(Lock Step)運行、測試碼重排序。
(7)增強用戶可擴充性。用戶關鍵字可擴展到在語句塊上的定義。
(8)信號關係說明。增加語法說明信號之間的關係。
(9)BIST結構定義。允許利用BIST控制器進行快速有效的模擬。
(10)失效反饋。處理來自ATE系統的失效數據，交叉引用x語句說明測試碼時序在何處失效。時序事件s語句說明數據獲取協定，用於獲取批量失效數據以供處理。
