《新型群智慧型演化硬體容錯機制及套用研究》是依託中國科學技術大學,由何勁松擔任項目負責人的面上項目。
基本介紹
- 中文名:新型群智慧型演化硬體容錯機制及套用研究
- 項目類別:面上項目
- 項目負責人:何勁松
- 依託單位:中國科學技術大學
中文摘要,結題摘要,
中文摘要
電路容錯設計是當前各類重要電子系統研究中難以迴避的問題。傳統的電路容錯技術的有效性對故障分布具有很強的依賴性。如果故障分布未知,則傳統的容錯技術難以湊效,甚至無法處理。群智慧型是目前演化計算和機器學習領域中湧現出的最新思想;新興的演化硬體研究具有極其廣闊的套用前景;電路容錯技術的先進與否對於積體電路的成品率及使用階段的可靠性關係極為密切。本項目研究群智慧型演化硬體容錯機制及套用問題,旨在採用新興的演化硬體(Evolvable Hardware)與機器學習和演化計算領域中最前沿的群智慧型理論和方法來研究電路容錯計算領域中的對未知故障的容錯設計問題。力求探索一種新型的積體電路容錯設計途徑,提高積體電路的設計效率和電路設備對未知故障的容錯能力。該項目的研究不僅對促進演化硬體的進一步發展,而且對於研究新型積體電路容錯設計方法都具有十分重要科學意義和實際套用價值。
結題摘要
本項目研究新型的群智慧型硬體演化容錯機制及套用問題。具體內容包括三個方面:群智慧型硬體容錯演化設計機制,未知環境下積體電路魯棒性設計模型,以及模擬積體電路容錯設計方法。主要成果包括:提出了一種新型的負相關演化容錯機制,並根據該容錯思想建立了模擬電路負相關演化容錯設計模型;觀察和分析了群容錯設計問題中電路功能差異與未知故障容錯能力之間的關係,以及電路結構差異與未知故障容錯能力之間的關係;探討了電晶體級電路容錯設計方法以及超寬頻射頻發射器部件的容錯設計問題。研究結果已經整理為11篇學術論文,其中3篇將在國際學術期刊發表,8篇在重要國際學術會議上發表。