數字電子技術基礎（第2版）為高等學校“十二五”電氣自動化類規劃教材之一，也是燕山大學的“數字電子技術基礎”河北省精品課程配套教材，是根據近年來數字電子技術的新發展和課程組多年的教學實踐積累，針對數字電子技術課程教學基本要求和學習特點而編寫的。
基本介紹
- 書名：數字電子技術基礎（第2版）
- 作者：張寶榮
- ISBN：9787121254680
- 頁數：372
- 出版社：電子工業出版社
- 出版時間：2015-02-01
- 開本：16
圖書內容,目 錄,
圖書內容
本書為高等學校“十二五”電氣自動化類規劃教材之一，也是燕山大學的“數字電子技術基礎”河北省精品課程配套教材，是根據近年來數字電子技術的新發展和課程組多年的教學實踐積累，針對數字電子技術課程教學基本要求和學習特點而編寫的。
全書包括數字邏輯基礎、邏輯門電路、組合邏輯電路、觸發器、時序邏輯電路、半導體存儲器與可程式邏輯器件、脈衝波形的產生與整形、數模和模數轉換，共8章。考慮到EDA技術已成為數字電路設計的首要手段，本書加入了目前比較流行的EDA設計軟體MAX+PLUSⅡ的內容，並結合具體章節給出了軟體的套用方法。本教材可滿足學時較少情況下的教學，適宜48～60學時的教學。為了方便教學和自學，配備有實用的電子課件和習題簡解。
目 錄
第1章 數字邏輯基礎1
1.1 數位訊號與數字電路2
1.1.1 數位訊號2
1.1.2 數字電路3
1.2 數制和碼制4
1.2.1 幾種常用的數制4
1.2.2 不同數制間的轉換7
1.2.3 幾種常用的碼制8
1.3 邏輯代數10
1.3.1 邏輯代數中3種基本運算10
1.3.2 複合邏輯運算12
1.3.3 邏輯代數的基本公式14
1.3.4 邏輯代數的常用公式16
1.3.5 邏輯代數的基本定理17
1.4 邏輯函式及其表示方法18
1.4.1 邏輯函式的定義18
1.4.2 邏輯函式的表示方法18
1.4.3 各種表示方法間的相互轉換19
1.5 邏輯函式的化簡21
1.5.1 邏輯函式的最簡形式21
1.5.2 公式化簡法21
1.5.3 卡諾圖化簡法23
1.6* EDA技術概述32
1.6.1 EDA發展回顧33
1.6.2 EDA系統構成34
1.6.3 EDA工具發展趨勢34
1.6.4 EDA工具軟體MAX+PLUS Ⅱ簡介36
本章小結37
習題與思考題38
第2章 邏輯門電路42
2.1 半導體二極體門電路43
2.1.1 二極體的開關特性43
2.1.2 二極體門電路45
2.2 半導體三極體門電路46
2.2.1 三極體的開關特性46
2.2.2 三極體反相器49
2.3 TTL集成門電路50
2.3.1 TTL反相器電路結構及原理50
2.3.2 TTL反相器的電壓傳輸特性和抗干擾能力53
2.3.3 TTL反相器的靜態輸入特性、輸出特性和負載能力55
2.3.4 TTL反相器的動態特性60
2.3.5 TTL門電路的其他類型62
2.3.6 TTL集成門系列簡介71
2.4 CMOS集成門電路73
2.4.1 MOS管的開關特性74
2.4.2 CMOS反相器的電路結構和工作原理79
2.4.3 CMOS反相器的特性及參數80
2.4.4 CMOS門電路的其他類型82
2.4.5 CMOS集成門系列簡介86
2.5* 集成門電路的實際套用問題88
2.5.1 集成門電路使用應注意的問題88
2.5.2 TTL電路與CMOS電路之間的接口問題90
本章小結92
習題與思考題92
第3章 組合邏輯電路98
2.4 CMOS集成門電路73
2.4.1 MOS管的開關特性74
2.4.2 CMOS反相器的電路結構和工作原理79
2.4.3 CMOS反相器的特性及參數80
2.4.4 CMOS門電路的其他類型82
2.4.5 CMOS集成門系列簡介86
2.5* 集成門電路的實際套用問題88
2.5.1 集成門電路使用應注意的問題88
2.5.2 TTL電路與CMOS電路之間的接口問題90
本章小結92
習題與思考題92
第3章 組合邏輯電路98
3.1 概述 99
3.2 組合邏輯電路的分析與設計 100
3.2.1 組合邏輯電路的分析 100
3.2.2 組合邏輯電路的設計 102
3.3 常用組合邏輯電路 105
3.3.1 編碼器 106
3.3.2 解碼器 113
3.3.3 數據選擇器 123
3.3.4 加法器 126
3.3.5 數值比較器 130
3.4 用中規模積體電路設計組合邏輯電路 135
3.4.1 用解碼器設計組合邏輯電路 135
3.4.2 用數據選擇器設計組合邏輯電路 138
3.4.3 用加法器設計組合邏輯電路 140
3.4.4* 綜合設計 143
3.5 組合邏輯電路的競爭—冒險現象 146
3.5.1 競爭—冒險的概念及其產生原因 146
3.5.2 消除競爭—冒險的方法 147
3.6* 用MAX+PLUS Ⅱ設計組合邏輯電路 150
本章小結 153
習題與思考題 153
第4章 觸發器 156
4.1 概述 157
4.2 基本SR觸發器（SR鎖存器） 157
4.2.1 由與非門構成的基本SR觸發器 157
4.2.2 由或非門構成的基本SR觸發器 160
4.3 同步觸發器（電平觸發） 162
4.3.1 同步SR觸發器 162
4.3.2 同步D觸發器（D鎖存器） 165
4.4 主從觸發器（脈衝觸發） 166
4.4.1 主從SR觸發器 166
4.4.2 主從JK觸發器 169
4.5 邊沿觸發器（邊沿觸發） 171
4.5.1 維持阻塞結構的邊沿觸發器 171
4.5.2 基於門電路傳輸延遲的邊沿JK觸發器 174
4.5.3 邊沿D觸發器（利用兩個同步D觸發器構成） 176
4.6 觸發器的邏輯功能及描述方法 178
4.7 集成觸發器 180
4.7.1 常用集成觸發器 180
4.7.2 觸發器的功能轉換 182
4.8 觸發器套用舉例 184
4.9* 用MAX+PLUS II驗證觸發器邏輯功能 185
本章小結 186
習題與思考題 186
第5章 時序邏輯電路 191
5.1 時序電路的基本概念 192
5.1.1 時序電路的分類 192
5.1.2 時序電路的基本結構和描述方法192
5.2 同步時序電路的分析方法194
5.2.1 同步時序電路的分析任務194
5.2.2 同步時序電路的分析步驟194
5.3 暫存器199
5.3.1 暫存器和移位暫存器結構組成及工作原理199
5.3.2 集成（移位）暫存器及其套用201
5.4 計數器205
5.4.1 同步計數器結構組成及原理206
5.4.2 異步計數器結構組成及原理212
5.4.3 集成計數器及其套用214
5.5 同步時序電路的設計方法223
5.5.1 時序電路設計的基本任務223
5.5.2 時序電路的設計步驟223
5.6 用中規模積體電路設計時序電路230
5.6.1 用移位暫存器設計230
5.6.2 用計數器設計231
5.6.3* 綜合設計233
5.7* MAX+PLUS II設計時序邏輯電路236
本章小結239
習題與思考題239
第6章 半導體存儲器與可程式邏輯器件242
6.1 概述243
6.2 隨機存儲器RAM245
6.2.1 RAM存儲單元245
6.2.2 RAM的結構246
6.2.3 RAM的擴展249
6.3 唯讀存儲器ROM251
6.3.1 固定ROM251
6.3.2 可程式唯讀存儲器PROM252
6.3.3 現代常用ROM256
6.4 可程式邏輯器件PLD259
6.4.1 PLD基本原理259
6.4.2 PLD分類261
6.5 高密度可程式邏輯器件263
6.5.1 複雜可程式邏輯器件CPLD263
6.5.2 現場可程式門陣列FPGA265
6.5.3 基於晶片的設計方法267
6.6* 硬體描述語言簡介268
5.2 同步時序電路的分析方法194
5.2.1 同步時序電路的分析任務194
5.2.2 同步時序電路的分析步驟194
5.3 暫存器199
5.3.1 暫存器和移位暫存器結構組成及工作原理199
5.3.2 集成（移位）暫存器及其套用201
5.4 計數器205
5.4.1 同步計數器結構組成及原理206
5.4.2 異步計數器結構組成及原理212
5.4.3 集成計數器及其套用214
5.5 同步時序電路的設計方法223
5.5.1 時序電路設計的基本任務223
5.5.2 時序電路的設計步驟223
5.6 用中規模積體電路設計時序電路230
5.6.1 用移位暫存器設計230
5.6.2 用計數器設計231
5.6.3* 綜合設計233
5.7* MAX+PLUS II設計時序邏輯電路236
本章小結239
習題與思考題239
第6章 半導體存儲器與可程式邏輯器件242
6.1 概述243
6.2 隨機存儲器RAM245
6.2.1 RAM存儲單元245
6.2.2 RAM的結構246
6.2.3 RAM的擴展249
6.3 唯讀存儲器ROM251
6.3.1 固定ROM251
6.3.2 可程式唯讀存儲器PROM252
6.3.3 現代常用ROM256
6.4 可程式邏輯器件PLD259
6.4.1 PLD基本原理259
6.4.2 PLD分類261
6.5 高密度可程式邏輯器件263
6.5.1 複雜可程式邏輯器件CPLD263
6.5.2 現場可程式門陣列FPGA265
6.5.3 基於晶片的設計方法267
6.6* 硬體描述語言簡介268
6.6.1 VHDL簡介269
6.6.2 VHDL描述邏輯電路舉例271
本章小結278
習題與思考題278
第7章 脈衝波形的產生與整形280
7.1 概述281
7.1.1 矩形脈衝及其基本特性281
7.1.2 矩形脈衝的產生和整形方法282
7.2 555定時器及其脈衝電路282
7.2.1 555定時器及其工作原理282
7.2.2 由555定時器構成的單穩態觸發器285
7.2.3 由555定時器構成的施密特觸發器289
7.2.4 由555定時器構成的多諧振盪器295
7.3 集成和其他單穩態觸發器298
7.3.1 由門電路構成的單穩態觸發器298
7.3.2 集成單穩態觸發器299
7.4 集成和其他施密特觸發器301
6.6.2 VHDL描述邏輯電路舉例271
本章小結278
習題與思考題278
第7章 脈衝波形的產生與整形280
7.1 概述281
7.1.1 矩形脈衝及其基本特性281
7.1.2 矩形脈衝的產生和整形方法282
7.2 555定時器及其脈衝電路282
7.2.1 555定時器及其工作原理282
7.2.2 由555定時器構成的單穩態觸發器285
7.2.3 由555定時器構成的施密特觸發器289
7.2.4 由555定時器構成的多諧振盪器295
7.3 集成和其他單穩態觸發器298
7.3.1 由門電路構成的單穩態觸發器298
7.3.2 集成單穩態觸發器299
7.4 集成和其他施密特觸發器301
7.4.1 由門電路構成的施密特觸發器301
7.4.2 集成施密特觸發器302
7.5 其他多諧振盪器304
7.5.1 由門電路構成的多諧振盪器304
7.5.2 石英晶體多諧振盪器306
本章小結308
習題與思考題308
第8章 數模和模數轉換311
8.1 概述312
8.2 數模轉換器（DAC）312
8.2.1 DAC的基本原理312
8.2.2 倒T形電阻網路DAC313
8.2.3 權電流型DAC314
8.2.4 數模轉換輸出極性的擴展317
8.2.5 DAC的主要技術參數319
8.2.6 集成DAC321
7.4.2 集成施密特觸發器302
7.5 其他多諧振盪器304
7.5.1 由門電路構成的多諧振盪器304
7.5.2 石英晶體多諧振盪器306
本章小結308
習題與思考題308
第8章 數模和模數轉換311
8.1 概述312
8.2 數模轉換器（DAC）312
8.2.1 DAC的基本原理312
8.2.2 倒T形電阻網路DAC313
8.2.3 權電流型DAC314
8.2.4 數模轉換輸出極性的擴展317
8.2.5 DAC的主要技術參數319
8.2.6 集成DAC321
8.3 模數轉換器（ADC）323
8.3.1 ADC的基本原理323
8.3.2 並聯比較型ADC325
8.3.3 逐次漸近型ADC326
8.3.4 雙積分型ADC328
8.3.5 ADC的主要技術參數331
8.3.6 集成ADC332
8.4 取樣－保持電路333
本 章 小 結335
習題與思考題335
附錄A 常用的數字邏輯積體電路338
附錄B 邏輯符號對照表343
附錄C EDA軟體元件庫345
附錄D 部分習題與思考題解答347
參考文獻358
8.3.1 ADC的基本原理323
8.3.2 並聯比較型ADC325
8.3.3 逐次漸近型ADC326
8.3.4 雙積分型ADC328
8.3.5 ADC的主要技術參數331
8.3.6 集成ADC332
8.4 取樣－保持電路333
本 章 小 結335
習題與思考題335
附錄A 常用的數字邏輯積體電路338
附錄B 邏輯符號對照表343
附錄C EDA軟體元件庫345
附錄D 部分習題與思考題解答347
參考文獻358
