《數字邏輯基礎（第二版）》是2007年7月出版的圖書，作者是陳光夢。
基本介紹
- 書名：數字邏輯基礎（第二版）
- 作者：陳光夢編著
- ISBN：978-7-309-03874-3/T.280
- 頁數：320頁
- 定價：32.00元
- 出版時間：2007年7月
- 裝幀：平裝
- 開本：小16開
內容提要,圖書目錄,
內容提要
本書除了最基本的邏輯代數理論外，詳細討論了組合邏輯和時序邏輯的原理、分析和設計過程。在組合邏輯中除了常用邏輯模組外，還介紹了各種運算電路。在時序邏輯中不僅對同步時序電路展開了討論，還詳細討論了異步時序電路。最後，本書還介紹了數字系統的EDA設計過程，力圖使讀者能夠對整個數字邏輯系統有一個比較全面的了解。
圖書目錄
第1章 邏輯代數基礎
§1.1 邏輯代數概述
1.1.1 邏輯變數和邏輯函式
1.1.2 基本邏輯運算
1.1.3 常用的複合邏輯運算
1.1.4 邏輯圖
§1.2 邏輯代數的基本定理
1.2.1 基本公式
1.2.2 其他常用邏輯恆等式
1.2.3 基本邏輯定理
§1.3 邏輯函式的標準表達式和卡諾圖
1.3.1 邏輯函式的兩種標準表達形式
1.3.2 兩種邏輯函式標準表達式之間的相互關係
1.3.3 將邏輯函式按照標準形式展開
1.3.4 邏輯函式的卡諾圖表示
§1.4 邏輯函式的化簡
1.4.1 代數法化簡
1.4.2 卡諾圖化簡法
1.4.3 利用卡諾圖運算來進行邏輯化簡
1.4.4 不完全確定的邏輯函式的化簡
1.4.5 使用異或函式的卡諾圖化簡
1.4.6 多輸出邏輯函式的化簡
1.4.7 影射變數卡諾圖
1.4.8 邏輯函式的計算機化簡
本章概要
思考題和習題
第2章 組合邏輯電路
§2.1 組合邏輯電路分析
2.1.1 組合邏輯電路分析的一般過程
2.1.2 常用的組合邏輯電路模組分析
§2.2 組合邏輯電路設計
2.2.1 組合邏輯電路設計的一般過程
2.2.2 套用組合邏輯電路模組構成組合電路
2.2.3 數字運算電路設計
§2.3 數字積體電路的電氣特性
2.3.1 電晶體和場效應管的開關作用
2.3.2 數字積體電路的靜態特性
2.3.3 數字積體電路的動態特性
2.3.4 三態輸出電路和開路輸出電路
§2.4 組合邏輯電路中的競爭冒險
2.4.1 競爭冒險現象及其成因
2.4.2 檢查競爭冒險現象的方法
2.4.3 消除競爭冒險現象的方法
本章概要
思考題和習題
第3章 觸發器及其基本套用電路
§3.1 觸發器的基本邏輯類型及其狀態的描寫
3.1.1 RS觸發器
3.1.2 JK觸發器
3.1.3 D觸發器
3.1.4 T觸發器
3.1.5 4種觸發器的相互轉換
§3.2 觸發器的電路結構與工作原理
3.2.1 D鎖存器
3.2.2 主從觸發器
3.2.3 邊沿觸發器
3.2.4 邊沿觸發器的動態特性
§3.3 觸發器的基本套用
3.3.1 簡單計數器
3.3.2 暫存器
本章概要
思考題和習題
第4章 同步時序電路
§4.1 時序電路的描述
4.1.1 兩種基本模型
4.1.2 狀態轉換圖和狀態轉換表
4.1.3 兩種基本模型的相互轉換
§4.2 同步時序電路的分析
4.2.1 同步時序電路分析的一般過程
4.2.2 常用同步時序電路分析
§4.3 同步時序電路的設計
4.3.1 同步時序電路設計的一般過程
4.3.2 帶有冗餘狀態的同步時序電路設計
4.3.3 用算法狀態機方法設計同步時序電路
4.3.4 同步時序電路設計中的狀態分配問題
§4.4 時序電路的狀態化簡
4.4.1 完全描述狀態表的等價與化簡
4.4.2 不完全描述狀態表的化簡
本章概要
思考題和習題
第5章 異步時序電路
§5.1 基本型異步時序電路的分析
5.1.1 基本型異步時序電路的結構及其描述
5.1.2 基本型異步時序電路的一般分析過程
§5.2 基本型異步時序電路中的競爭與冒險
5.2.1 臨界競爭與非臨界競爭
5.2.2 臨界競爭的判別
5.2.3 臨界競爭的消除
5.2.4 基本型異步時序電路中的冒險
§5.3 基本型異步時序電路設計
§5.4 脈衝型異步時序電路的分析與設計
5.4.1 脈衝型異步時序電路的分析
5.4.2 脈衝型異步時序電路的設計
本章概要
思考題和習題
第6章 可程式邏輯器件與數字系統設計初步
§6.1 可程式邏輯器件的基本結構
6.1.1 基於乘積項的可程式邏輯器件
6.1.2 基於查找表的可程式邏輯器件
6.1.3 可程式邏輯器件中的“熔絲”
6.1.4 可程式邏輯器件的編程過程
§6.2 數字系統設計初步
6.2.1 數字系統
6.2.2 數字系統設計的一般過程
6.2.3 用可程式邏輯器件進行數字系統設計
本章概要
思考題和習題
附錄
附錄1 數制與代碼
附錄2 《電器圖用圖形符號——二進制邏輯單元》（GB4728.12-85）
附錄3 集成邏輯門電路的內部結構簡介
附錄4 VHDL的對象、運算符和關鍵字
參考文獻
§1.1 邏輯代數概述
1.1.1 邏輯變數和邏輯函式
1.1.2 基本邏輯運算
1.1.3 常用的複合邏輯運算
1.1.4 邏輯圖
§1.2 邏輯代數的基本定理
1.2.1 基本公式
1.2.2 其他常用邏輯恆等式
1.2.3 基本邏輯定理
§1.3 邏輯函式的標準表達式和卡諾圖
1.3.1 邏輯函式的兩種標準表達形式
1.3.2 兩種邏輯函式標準表達式之間的相互關係
1.3.3 將邏輯函式按照標準形式展開
1.3.4 邏輯函式的卡諾圖表示
§1.4 邏輯函式的化簡
1.4.1 代數法化簡
1.4.2 卡諾圖化簡法
1.4.3 利用卡諾圖運算來進行邏輯化簡
1.4.4 不完全確定的邏輯函式的化簡
1.4.5 使用異或函式的卡諾圖化簡
1.4.6 多輸出邏輯函式的化簡
1.4.7 影射變數卡諾圖
1.4.8 邏輯函式的計算機化簡
本章概要
思考題和習題
第2章 組合邏輯電路
§2.1 組合邏輯電路分析
2.1.1 組合邏輯電路分析的一般過程
2.1.2 常用的組合邏輯電路模組分析
§2.2 組合邏輯電路設計
2.2.1 組合邏輯電路設計的一般過程
2.2.2 套用組合邏輯電路模組構成組合電路
2.2.3 數字運算電路設計
§2.3 數字積體電路的電氣特性
2.3.1 電晶體和場效應管的開關作用
2.3.2 數字積體電路的靜態特性
2.3.3 數字積體電路的動態特性
2.3.4 三態輸出電路和開路輸出電路
§2.4 組合邏輯電路中的競爭冒險
2.4.1 競爭冒險現象及其成因
2.4.2 檢查競爭冒險現象的方法
2.4.3 消除競爭冒險現象的方法
本章概要
思考題和習題
第3章 觸發器及其基本套用電路
§3.1 觸發器的基本邏輯類型及其狀態的描寫
3.1.1 RS觸發器
3.1.2 JK觸發器
3.1.3 D觸發器
3.1.4 T觸發器
3.1.5 4種觸發器的相互轉換
§3.2 觸發器的電路結構與工作原理
3.2.1 D鎖存器
3.2.2 主從觸發器
3.2.3 邊沿觸發器
3.2.4 邊沿觸發器的動態特性
§3.3 觸發器的基本套用
3.3.1 簡單計數器
3.3.2 暫存器
本章概要
思考題和習題
第4章 同步時序電路
§4.1 時序電路的描述
4.1.1 兩種基本模型
4.1.2 狀態轉換圖和狀態轉換表
4.1.3 兩種基本模型的相互轉換
§4.2 同步時序電路的分析
4.2.1 同步時序電路分析的一般過程
4.2.2 常用同步時序電路分析
§4.3 同步時序電路的設計
4.3.1 同步時序電路設計的一般過程
4.3.2 帶有冗餘狀態的同步時序電路設計
4.3.3 用算法狀態機方法設計同步時序電路
4.3.4 同步時序電路設計中的狀態分配問題
§4.4 時序電路的狀態化簡
4.4.1 完全描述狀態表的等價與化簡
4.4.2 不完全描述狀態表的化簡
本章概要
思考題和習題
第5章 異步時序電路
§5.1 基本型異步時序電路的分析
5.1.1 基本型異步時序電路的結構及其描述
5.1.2 基本型異步時序電路的一般分析過程
§5.2 基本型異步時序電路中的競爭與冒險
5.2.1 臨界競爭與非臨界競爭
5.2.2 臨界競爭的判別
5.2.3 臨界競爭的消除
5.2.4 基本型異步時序電路中的冒險
§5.3 基本型異步時序電路設計
§5.4 脈衝型異步時序電路的分析與設計
5.4.1 脈衝型異步時序電路的分析
5.4.2 脈衝型異步時序電路的設計
本章概要
思考題和習題
第6章 可程式邏輯器件與數字系統設計初步
§6.1 可程式邏輯器件的基本結構
6.1.1 基於乘積項的可程式邏輯器件
6.1.2 基於查找表的可程式邏輯器件
6.1.3 可程式邏輯器件中的“熔絲”
6.1.4 可程式邏輯器件的編程過程
§6.2 數字系統設計初步
6.2.1 數字系統
6.2.2 數字系統設計的一般過程
6.2.3 用可程式邏輯器件進行數字系統設計
本章概要
思考題和習題
附錄
附錄1 數制與代碼
附錄2 《電器圖用圖形符號——二進制邏輯單元》（GB4728.12-85）
附錄3 集成邏輯門電路的內部結構簡介
附錄4 VHDL的對象、運算符和關鍵字
參考文獻
