擴頻時鐘發生器

基本概念

數位訊號有兩種主要形式：數字數據和數字時鐘(CLK)。數位訊號是當前數字電子產品中的主要信號形式，通常為單端信號，CMOS或TTL電平。我們觀察到的數位訊號一般是一串寬度不同的脈衝，時鐘信號通常是具有相同脈寬的矩形脈衝。數位訊號和CLK信號的頻譜成份包含有高次諧波，信號本身及其諧波共同在電子系統內部和系統之間產生了電磁干擾(EMI)。降低EMI的一條簡單、有效途徑是使CLK頻率產生抖動。

擴頻時鐘是一種減少數字晶片電磁干擾的有效方法，它採用預設好的調製波形，在一定頻率範圍內對時鐘信號進行頻率調製。擴頻時鐘發生器即產生擴頻時鐘的發生器。

背景

在當今的高速數據傳輸系統中，串列鏈路結構己經成為主流.隨著接口數據率的不斷提高，內部的時鐘頻率也達到了幾個G赫茲，這將使電磁干擾(Electromagnetic Interference，EMI)變得十分嚴重。許多消費電子產品的標準，都嚴格規定了電磁輻射的水平，現在有多種技術可以降低電磁干擾。常見的幾種技術包括禁止、脈衝整形、擺率控制和擴頻時鐘。其中，擴頻時鐘(Spread-spectrum Clocking，SSC)是最適用於高速系統的性能最好、成本最低的技術。

類似於頻率調製，擴頻時鐘技術輕微抖動系統的時鐘頻率使頻譜擴展到一定寬度的頻帶上。實際上，擴頻時鐘沒有減少各次諧波的總能量，它只是把原來非常集中的能量均勻分散到一定寬度的頻帶上。擴頻時鐘產生器(Spread-spectrum Clock Generator，SSCG)有多種實現方式，大部分是基於鎖相環(Phase-lockedLoop，PLL)。