射頻積體電路的在片自校準關鍵技術的研究

《射頻積體電路的在片自校準關鍵技術的研究》是依託清華大學,由池保勇擔任項目負責人的青年科學基金項目。

基本介紹

  • 中文名:射頻積體電路的在片自校準關鍵技術的研究
  • 依託單位:清華大學
  • 項目負責人:池保勇
  • 項目類別:青年科學基金項目
  • 批准號:60806008
  • 申請代碼:F0402
  • 負責人職稱:教授
  • 研究期限:2009-01-01 至 2011-12-31
  • 支持經費:20(萬元)
項目摘要
隨著CMOS工藝的發展,積體電路中元器件之間的失配、工藝偏差和非理想器件特性都有增大的趨勢,加之元器件射頻模型的不準確性以及封裝等寄生效應的影響,造成射頻積體電路產品成品率過低、產品開發時間過長等問題,給射頻積體電路產品的設計帶來了嚴峻的挑戰。本項目圍繞射頻積體電路的在片自校準問題展開如下研究:(1)探討在片檢測射頻積體電路性能的原理和方法;(2)探討性能可調的射頻積體電路結構和電路設計技術,研究調整射頻積體電路性能的原理和方法;(3)探討射頻積體電路在片自校準環路的系統控制技術,實現射頻積體電路各關鍵性能的在片自校準功能;(4)研製出採用深亞微米工藝實現的、具有在片自校準功能的射頻IP模組。該項成果解決深亞微米工藝下射頻積體電路產品設計面臨的嚴峻挑戰,消除各種非理想因素對射頻積體電路產品性能的影響,縮短產品上市時間,提高產品的成品率並降低產品開發成本。

相關詞條

熱門詞條

聯絡我們