《基於SOI的橫向SJ等效耐壓層理論及新結構》是依託長沙理工大學，由吳麗娟擔任項目負責人的青年科學基金項目。
基本介紹
- 中文名：基於SOI的橫向SJ等效耐壓層理論及新結構
- 項目類別：青年科學基金項目
- 項目負責人：吳麗娟
- 依託單位：長沙理工大學
項目摘要,結題摘要,
項目摘要
本項目基於SOI橫向SJ-LDMOS引入等效耐壓層酷糠刪(EVL)概念，將電荷補償層與介質埋層看作EVL，憑藉對橫向SJ模型與技術的創新性研究，使得橫向SJ耐壓能力與縱向SJ類似。創新點有3個：(1)建立EVL模型，剖析橫向SJ耐壓機理：在器件漂移區求解漿宙蜜地3D泊松方程，得到表面場級數解及N/P條中線電場簡化式，並求解具有任意摻雜挨膠探電荷補償層EVL表面場分布進而得到最佳化摻雜,其實橫向SJ耐壓設計本質就是對EVL表面場分布的設計。 (2)揭示襯底輔助耗盡效應(SAD)物地棗理本質及降低途經，SAD本質是 EVL不能提供表面SJ層理想均勻場邊界，其電中性條件不能滿足，破壞N/P條電荷平衡，器件耐壓降低。所以降低SAD就是使EVL產生均榜察頁勻表面電場。(3)提出SOI基線性淺結最佳化補償層SJ-LDMOS新結構。新器件消除SAD效應，實現埋氧層介質場增強(ENDIF)效果，本項目將根據上述模型及技術對新器件流片驗證。
結題摘要
現代電力電子技術的發展要求功率器件具有更優越的高壓、高速、低功耗性滲頁多鴉能，超結（Superjunction，簡稱SJ）器件作為一類新型功率器件能進一步提高器件的耐壓，降低比導通電阻。SOI SJ LDMOS打破“矽極限”，緩解了BV和Ron,sp之間的矛盾，但SJ套用於橫向功率器件時由於襯底輔助耗盡效應(Substrate Assisted Depletion, SAD)造成PN條電荷不平衡，耐壓較低。本項目在基於SOI橫向SJ LDMOS中引入等效耐壓層(EVL)概念，將電荷補償層與介質埋層看作EVL，憑藉對橫向SJ模型與技術的創新性研究，使得橫向SJ耐壓能力與縱向SJ類似。首先建立橫向超結器件等效耐壓層模型。將除超結之外的耐壓層結構，即電荷補償層與襯底視為等效耐壓層，研究其整體電場對表面超結的調製，揭示襯底輔助耗盡效應的本質是襯底電離電荷影響表面超結電荷平衡，使得P條非全耗盡而N條全耗盡，器件耐壓降低。從而得到理想襯底條件：電中性條件與均勻場條件。滿足理想襯底條件時，橫向超結器件可實現與縱向超結可比擬的器件耐壓。然後提出SOI基線性淺結最佳化補償層SJ LDMOS新結構TSL SOI SJ nLDMOS。在橫向SJ等效耐壓層(EVL)概念的指導下，實驗獲得兩種薄矽層橫向器件結構：記灶蒸1) TSL SOI LDMOS，流片中採用1.5µm的tS，3µm的tI的SOI材料，且頂層矽和襯底均為P型，SOI層電阻率為20Ω•cm，晶向100，器件工藝聯合仿真的器件耐壓為656V。實驗中對TSL SOI的關鍵注入劑量進行拉偏，實驗測試器件的最高耐壓為694V。2) SJ TSL SOI LDMOS，其近源端和漏端分別採用1和0.15 μm的厚矽層和薄矽層結構，厚矽層區三次注入形成表面超結。該器件結合超結低Ron,sp與薄矽層結構的高臨界場高VB優點，實現最高耐壓為977 V的SOI高壓器件結構，比導通電阻比全薄層結構降低34.8%，新結構矽層臨界場達106.7 V/μm，驗證了報告中提出的臨界場公式。
