《基於0.13um CMOS工藝的射頻SOC電路設計和信號完整性研究》是依託東南大學，由黃風義擔任項目負責人的面上項目。
基本介紹
- 中文名：基於0.13um CMOS工藝的射頻SOC電路設計和信號完整性研究
- 項目類別：面上項目
- 項目負責人：黃風義
- 依託單位：東南大學
- 支持經費：21（萬元）
- 研究期限：2005-01-01 至 2007-12-31
- 負責人職稱：教授
- 申請代碼：F0402
- 批准號：60476012
中文摘要
本項目的核心研究方向是利用0.13微米CMOS工藝，在開展器件模型研究基礎上，設計開發射頻晶片電路,並研究數字/射頻混合線路的相互干擾和信號完整性。主要研究內容包括：（1）深亞微米射頻CMOS的可縮放模型，（2）高於5GHz的低噪聲放大器射頻電路設計和流片；（3）數字/模擬信號的相互干擾與信號完整性研究。研究意義：數字和射頻模擬信號系統混合集成晶片（RF SOC）是國際上大規模積體電路領域科研開發
