基於硬體邏輯加密的保密通信系統

《基於硬體邏輯加密的保密通信系統》是2015年人民郵電出版社出版的圖書，作者是楊自恆、丁群。

基本介紹

• 書名：基於硬體邏輯加密的保密通信系統 
• 作者：楊自恆、丁群
• 出版社：人民郵電出版社
• ISBN：9787115378095

內容簡介

　　《基於硬體邏輯加密的保密通信系統》在傳統密碼學的基礎上主要介紹了加密算法及HDL程式實現，重點給出了數據加密核與加密晶片設計，為保證信息的安全傳輸，設計了完整的數據加密系統。全書共15章。其中，第1章主要介紹《基於硬體邏輯加密的保密通信系統》研究對象和一些基礎知識。第二章和第三章主要講解基於可程式邏輯分組密碼實現過程。第四章和第五章主要講解基於可程式邏輯公鑰密碼實現過程。後幾章則將分別介紹不同的相關技術和套用實例。

作者簡介

　　丁群，女，1957年，現為黑龍江大學電子工程學院教授，博士生導師，同時兼任電子工程學院副院長、黑龍江省高校電子工程重點實驗室主任、黑龍江大學信號與信息處理重點實驗室主任、黑龍江省通信學會理事等職務。

　　楊自恆，男，1972年，黑龍江大學副教授，長期從事於科研一線，積累了豐富的工程經驗.程海程海，男，1979年，黑龍江大學講師，從事密碼學研究，及相應的工程，具有豐富的工程經驗。

目錄

第一章 緒論 15

1．1　通信安全　15

1．2　保密通信系統　16

1．2．1　香農保密通信系統　16

1．2．2　加密系統基本原理　17

1．2．3　加密體制　18

1．3　現場可程式門陣列　19

1．4　VHDL編程　20

1．5　QuartusⅡ仿真軟體　23

1．6　DSP Builder的設計　26

第二章　分組密碼DES　30

2．1　DES算法描述　30

2．2　DES中的初始置換IP與初始逆置換IP-1　33

2．3密碼函式f　33

2．4　輪密鑰的生成過程　37

第三章　基於FPGA的分組密碼AES實現　41

3．1　ASE加密算法　41

3．1．1　AES算法數學知識　41

3．1．2　AES算法描述　44

3．1．3　AES算法一輪疊代　50

3．2　AES算法的FPGA實現　50

3．2．1　開發環境介紹　50

3．2．2　整體結構設計　51

3．2．3　系統分支模組設計　52

3．2．3．1串口模組　52

3．2．3．2串並轉換模組　54

3．2．3．3　控制模組　55

3．2．3．4　密鑰生成模組　56

3．2．3．5　加密模組　58

3．2．4　AES加密系統的片上測試　61

第四章　基於FPGA的RSA公鑰密碼實現　69

4．1　RSA算法數論知識　69

4．1．1　模運算的定義　69

4．1．2　歐幾里得（Euclidean）算法　70

4．1．3　擴展歐幾里得（Extended Euclidean）算法　72

4．1．4　模冪算法　73

4．1．5　模乘算法　74

4．1．6　公開密鑰算法的密鑰交換原理　75

4．2　RSA加解密算法理論　76

4．2．1　RSA加解密算法　76

4．2．2　RSA加密算法分析　78

4．2．2．1　p和q取值　78

4．2．2．2　d和e的選擇　79

4．2．2．3加密和解密的算法　79

4．2．3　RSA算法舉例與Matlab仿真　81

4．3　基於FPGA硬體實現RSA算法設計　84

4．3．1　實現RSA公鑰算法的頂層設計　84

4．3．2　實現公鑰 的互素判斷模組設計　85

4．3．3　實現私鑰 的模組設計　86

4．3．4　求模冪算法模組設計　89

第五章　基於FPGA的橢圓曲線加密算法實現　95

5．1　橢圓曲線加密算法理論　95

5．1．1　橢圓曲線相關理論　95

5．1．2　橢圓曲線群的運算法則　96

5．2　橢圓曲線加解密原理　98

5．2．1橢圓曲線離散對數問題　98

5．2．2　系統建立和密鑰生成　98

5．2．3　橢圓曲線密碼體制加解密過程　99

5．2．4　橢圓曲線相關參數　100

5．3　密鑰交換協定　100

5．3．1　Diffie-Hellman密鑰交換協定　100

5．3．2　ECDH密鑰交換協定　102

5．4　橢圓曲線加密有限域運算模組設計　103

5．4．1有限域加法模組　104

5．4．2　有限域乘法模組　106

5．4．3　有限域平方模組　108

5．4．4有限域求逆模組　109

5．4．5　有限域運算模組的驗證　111

5．5　點加和點倍單元設計　113

5．6　點乘單元設計　118

第六章　基於FPGA的序列密碼實現　123

6．1　序列密碼體制　123

6．1．1　序列密碼加密原理　123

6．1．2　序列密碼分類　125

6．2　序列密碼性質　126

6．2．1　序列的周期性　126

6．2．2　序列隨機特性　127

6．2．3　序列的線性複雜度　129

6．2．4　對密鑰序列的要求　130

6．3　反饋移位暫存器　130

6．3．1　線性移位暫存器結構　130

6．3．2　線性反饋移位暫存器的特徵多項式　132

6．3．3　序列密碼的破譯　137

6．3．4　非線性序列密碼　140

6．4　A5/1碼　143

6．4．1　A5/1算法原理　143

6．4．2　A5/1算法的硬體實現　143

6．4．3　A5/1模組設計　144

6．4．3．1　m序列模組　144

6．4．3．2多數函式發生器模組　145

6．4．3．3　異或模組　147

6．4．3．4　A5/1總體設計　148

6．5　其他幾種序列密碼　149

6．5．1　E0碼　149

6．5．2　W7碼　152

6．5．3　HELIX碼　154

6．5．4　幾種序列密碼實現結果比較　155

6．6　序列密碼安全分析方法　157

6．6．1　Kerckhoff假設與密碼系統的安全性　157

6．6．2　攻擊密碼的方法　158

6．6．2．1按可利用資源分析　158

6．6．2．2　按破譯方式分析　159

6．6．2．3　常見的密碼分析方法　159

第七章　混沌序列密碼　161

7．1　混沌基本理論　161

7．1．1混沌的定義　162

7．1．2混沌運動的特徵　162

7．1．3混沌的分析識別方法　164

7．1．3．1定性分析法　164

7．1．3．2定量分析法　165

7．1．4　相關混沌特性分析與計算　166

7．1．4．1　Lyapunov指數　166

7．1．4．2　Kolmogorov熵　170

7．1．4．3　分叉動態行為分析　173

7．1．4．4　相關函式分析　175

7．1．4．5　功率譜分析　177

7．2典型的混沌系統　180

7．2．1離散混沌系統　180

7．2．1．1　Logistic混沌映射　180

7．2．1．2　Henon混沌映射　182

7．2．1．3　Tent混沌映射　182

7．2．2連續混沌系統　183

7．2．2．1　Lorenz系統　183

7．2．2．2　Rossler系統　185

7．2．2．3　Chen系統　187

7．2．2．4　Duffing電路　188

7．2．2．5　Clifford系統　188

7．3數字混沌模組設計　189

7．3．1　數字混沌模組設計原理　190

7．3．2　Logistic數字混沌電路設計　191

7．3．3　DSP Builder中Altbus模組　194

7．4　數字混沌特性中分岔現象　196

7．5　數字混沌密鑰序列發生器周期擴展方法　199

7．5．1　周期擴展理論方法分析　199

7．5．2　Logistic數字混沌周期擴展電路實現　201

7．5．3　Logistic數字混沌序列測試　203

7．5．3．1　平衡性檢驗　204

7．5．3．2　遊程特性分析　204

7．5．3．3　相關函式分析　205

7．6　數字混沌序列周期測試新方法　206

第八章　糾錯卷積編碼的DSP實現　209

8．1　卷積編碼概述　209

8．2　卷積碼結構特性及維特比解碼　210

8．2．1　卷積碼的狀態圖和格線描述　210

8．2．2　卷積碼的傳遞函式　212

8．2．3　維特比算法　214

8．3　卷積碼的Matlab仿真實現　216

8．3．1　(2，1，7)卷積碼編碼器　217

8．3．2　(2，1，7)編碼器的Matlab仿真　218

8．3．3　維特比解碼原理分析與Matlab仿真　219

8．3．4　基於Matlab的 (2，1，7)卷積碼性能分析　220

8．3．5　DSP實現的（2，1，7）卷積碼性能仿真　222

8．4　卷積碼的硬體平台實現　224

8．4．1　卷積碼編碼的DSP實現　224

8．4．2　維特比解碼的DSP實現　225

8．4．3　卷積碼的糾錯能力驗證　226

第九章　調製與解調　228

9．1調製解調基本原理　228

9．1．1　BPSK調製的基本原理　228

9．1．2　BPSK解調的基本原理　229

9．1．3　載波同步的概念　230

9．1．4　幾種常見的載波同步算法　231

9．1．4．1導頻載波同步法　231

9．1．4．2平方環載波同步法　233

9．1．4．3判決反饋環載波同步法　234

9．1．4．4科斯塔斯環載波同步法　234

9．2　載波同步系統的設計　236

9．2．1　系統的總體設計　236

9．2．2　載波同步環路主要模組的設計　237

9．2．2．1數字控制振盪器的設計　237

9．2．2．2鑒相器的設計　240

9．2．2．3環路濾波器的設計　242

9．3　調製解調的Matlab仿真實現　246

9．3．1　傳送部分的MATLAB仿真　246

9．3．2　接收部分的MATLAB仿真　247

9．3．2．1模數轉換模組的仿真　247

9．3．2．2　BPSK解調模組的仿真　248

9．3．2．3　NCO模組的仿真　250

9．3．2．4低通濾波模組的仿真　253

9．3．2．5鑒相器模組的仿真　254

9．3．2．6環路濾波器模組的仿真　255

9．4調製解調的FPGA實現　257

9．4．1數字發射機的FPGA實現　257

9．4．1．1基帶信號模組　257

9．4．1．2載波信號模組　258

9．4．1．3　BPSK調製模組　259

9．4．2數字接收機的FPGA實現　260

9．4．2．1　NCO模組　261

9．4．2．2混頻器模組　261

9．4．2．3積分和累加器模組　262

9．4．2．4鑒相器模組　263

9．4．2．5環路濾波器模組