半加減電路

叫做半加器。

半加器、全加器的邏輯功能測試及其套用

計算機的最基本的任務之一就是進行算術運算,在機器中四則運算——加、減、乘和除

被分解成加法運算進行的,因此加法器便成了計算機中最基本的運算單元。

【實驗目的】

1.掌握半加器、全加器的邏輯功能及其套用；

2.了解中規模積體電路四位超前進位全加器的功能及其套用；

3.了解二—十進制全加器的工作原理。

【基本要求】

1.掌握半加器、全加器的工作原理；

2.掌握74LS283的工作原理及邏輯功能。

【實驗儀器、設備】

1.SXJ—3C數字電路

2.元器件:74ls00、74LS51、74LS86、74LS283

【實驗原理】

1.半加器

兩個二進制數（不考慮低一位的進位信號）相加,叫做半加；能夠實現半加操作的電路

叫做半加器。由門電路構成的半加器邏輯圖和邏輯符號,從中可以得到半加器

的邏輯真值表如表2—1所示。

表2—1半加器真值表

2.全加器

兩個同位的加數和來自低一位的進位相加的運算,叫做全加；能夠實現全加操作的電路

叫做全加器。全加器是數字系統,特別是計算機中最基本的運算單元電路,其主要功能是實現

二進制算術加法運算。由門電路構成的全加器邏輯圖和邏輯符號,從中可以得

到全加器的邏輯真值表如表2—2所示。

表2—2全加器真值表

3.四位超前進位全加器:用全加器可以組成多位加法器。實現的方法有多種,其中有一

種就是所謂的並行相加、逐位進位的串列方式。其優點是結構簡單,缺點

是運算速度較低。為了提高運算速度,通常採用超前進位的方法（如超前進位四位全加器74LS283）。

【實驗內容及步驟】

1.半加器邏輯功能的測試

把Ai、Bi連線到電平輸入端,Si、Ci連線到電平顯示端。按照邏輯

真值表分別輸入各組輸入狀態電平值,記錄Si、Ci的電平值,並寫出Si、Ci的邏輯表達式。

2.全加器邏輯功能的測試

把Ai、Bi和Ci-1分別連線到電平輸入端,Si、Ci分別連線到電平顯示端。按照邏輯真值表輸入各組輸入狀態電平值,記錄Si、Ci的電平值,並寫出Si、Ci

的邏輯表達式。

3.四位中規模全加器的套用

根據74LS283模組的引腳圖連線電路,即把A1、B1、A2、B2、A3、B3、A4、B4、C0分別接到電平

輸入端,把S1、S2、S3、S4、C4接到電平顯示端,按照下列給定的運算把輸入端接到相應的開關

位置,觀察並記錄輸出端的電平值,要求:C0=0和C0=1分別實驗,並把實驗結果轉換成十

基本介紹