並行數字式級聯結構全光快取器的研究

並行數字式級聯結構全光快取器的研究

《並行數字式級聯結構全光快取器的研究》是依託北京交通大學,由吳重慶擔任項目負責人的面上項目。

基本介紹

  • 中文名:並行數字式級聯結構全光快取器的研究
  • 項目類別:面上項目
  • 項目負責人:吳重慶
  • 依託單位:北京交通大學
  • 批准號:60577020
  • 申請代碼:F0503
  • 負責人職稱:教授
  • 研究期限:2006-01-01 至 2008-12-31
  • 支持經費:23(萬元)
項目摘要
全光快取器是全光數字分組交換網和全光路由器的關鍵部件,在全光信號處理、射頻光子學等方面有廣泛套用前景。目前基於固定光纖環長的快取器難以滿足變包長光路由的要求。本項目提出研究一種採用波分復用並行存儲的、在控制光時鐘控制下逐級寫入、一次讀出的數字式級聯全光快取器新結構;存儲器的存儲單元採用自有智慧財產權的專利技術雙環耦合全光快取器,並考慮其他形式的存儲單元或者未來新的存儲體材料(如光柵等);對各種可

相關詞條

熱門詞條

聯絡我們