《一種採用UART接口更新FPGA固化程式的結構及方法》是中國航空工業集團公司雷華電子技術研究所於2017年7月2日申請的專利，該專利公布號為CN107341034B，專利公布日為2021年6月18日，發明人是胡志東、陳路俊、馬瑞。
基本介紹
- 中文名：一種採用UART接口更新FPGA固化程式的結構及方法
- 授權公告號：CN107341034B
- 授權公告日：2021年6月18日
- 申請號：2017105297200
- 申請日：2017.07.02
- 專利權人：中國航空工業集團公司雷華電子技術研究所
- 地址：214063江蘇省無錫市梁溪路108號
- 發明人：胡志東; 陳路俊; 馬瑞
- Int. Cl.：G06F8/61(2018.01)I
- 專利代理機構：北京航信高科智慧財產權代理事務所(普通合夥)11526
- 代理人：高原
對比檔案,專利摘要,
對比檔案
CN 102346677 A,2012.02.08; CN 103136028 A,2013.06.05; CN 206021242 U,2017.03.15; US 2013/0049801 A1,2013.02.28
張洪剛等.基於CPLD的FPGA快速配置電路的設計.《電子技術套用》.2006,(第2期),第1-5頁.
專利摘要
本發明提供一種採用UART接口更新FPGA固化程式的裝置及方法，結構部分包括上位機(1)、電平轉換器(2)、FPGA(3)、CPLD(4)、FLASH(5)，通過電平轉換器(2)將上位機(1)串口電平與FPGA(3)接口電平匹配，FPGA(3)還具有多個管腳接口，其中包括3路用於讀寫FLASH(5)數據的可復用配置管腳、1路用於載入FLASH(5)數據的專用配置時鐘管腳、1路用於用戶燒錄FLASH(5)數據的自定義配置時鐘管腳、1路用於控制FPGA(3)載入FLASH(5)數據的專用配置復位管腳、以及1路通用管腳，該路通用管腳根據燒錄與否選擇何種時鐘管腳作為FLASH(5)時鐘輸入源。本發明簡化了原有更新方法較為繁瑣且專業化程度較高的操作流程，便於FPGA後期的維護升級，提高工作效率。
