一種基於機率簽名的邏輯柵欄硬體木馬檢測技術的研究

一種基於機率簽名的邏輯柵欄硬體木馬檢測技術的研究

《一種基於機率簽名的邏輯柵欄硬體木馬檢測技術的研究》是依託華中科技大學,由鄭朝霞擔任項目負責人的青年科學基金項目。

基本介紹

  • 中文名:一種基於機率簽名的邏輯柵欄硬體木馬檢測技術的研究
  • 項目類別:青年科學基金項目
  • 項目負責人:鄭朝霞
  • 依託單位:華中科技大學
項目摘要,結題摘要,

項目摘要

由於積體電路行業採用晶片設計與晶片製造過程分離的生產方式,導致攻擊者可能在製造環節中,向晶片的電路注入帶有特定惡意目的硬體木馬電路,而積體電路晶片已廣泛套用於國民經濟的各個領域,一旦出現硬體木馬攻擊,將給社會各方面帶來嚴重後果。.本課題就硬體木馬的偵測問題,擬從防禦策略和偵測電路的實現兩個方面展開工作,與以往硬體木馬偵測研究所不同的是,本課題擬構建一個立體的硬體木馬防禦體系:提出一種邏輯柵欄偵測法,構建晶片電路的機率簽名,對晶片進行硬體木馬的檢測;同時,考慮邏輯柵欄電路自身的安全問題,基於旁路分析技術,提出一種物理指紋偵測法,對邏輯柵欄電路本身進行硬體木馬偵測。從而探索出一種對硬體木馬行之有效的偵測以及防禦方法,為我國可信晶片的研究提供有價值的參考。本課題的研究成果可以為晶片安全研究提供理論基礎,將對國家金融、國防和軍事等安全敏感領域的信息安全產生積極而重要的影響。

結題摘要

本項目主要採用防禦對抗的研究方法來展開對硬體木馬偵測技術的研究,首先設計實現了DES/3DES、AES對稱加密電路為原始電路,並分別基於FPGA平台和ASIC設計全流程進行了硬體木馬攻擊和防禦研究。首先,我們建立了硬體木馬攻擊平台,實現了多種類型的硬體木馬電路,並植入原始電路,成功實施了硬體木馬攻擊試驗;在深入分析硬體木馬特性的基礎上,基於旁路信號分析技術,我們對受硬體木馬污染的AES對稱加密電路,展開了物理指紋偵測法研究。通過反覆試驗,分析硬體木馬的功耗、路徑延時、電磁輻射等物理參數變化,構建出小規模電路的最優物理參數指紋信息。針對旁路分析型硬體木馬,嘗試了相關的防禦設計,提出了一種新穎的異構真隨機數產生電路技術;緊接著,我們先後基於一位全加器和AES加密電路的關鍵模組S-BOX,進行了基於機率簽名的硬體木馬檢測技術的研究嘗試,建立了一位全加器和S-BOX的機率簽名,獲得它們各自的“唯一標示符”,理論推算和試驗數據表明,一旦硬體木馬出現,相應電路的機率簽名就會改變。最後,基於CMOS工藝,我們流片實現了DES/3DES AES電路及其相關硬體木馬攻擊及其檢測、防禦電路。

相關詞條

熱門詞條

聯絡我們