《一種三維波形實時顯示方法和系統》是電子科技大學於2007年9月14日申請的發明專利，該專利的申請號為2007101218032，公布號為CN101149398，公布日為2008年3月26日，發明人是黃建國、葉芃、王厚軍、曾浩、張沁川。
《一種三維波形實時顯示方法和系統》其方法為採集模組將採集的波形數據經樣值存儲器送入數字圖像處理器，數字圖像處理器將採集的波形數據存儲在三維數據存儲陣列器上，並在三維數據存儲陣列器相應的位置上進行標記，再由顯示控制模組將波形數據高速的送往後端，或直接進行顯示；該系統採用並行的體系結構完成波形捕獲和顯示功能，突破了數據處理方面的瓶頸。該發明增強了顯示更新能力，縮短了數據採集盲區，信號細節、間斷事件和信號的動態特性都能採集。
2014年11月6日，《一種三維波形實時顯示方法和系統》獲得第十六屆中國專利優秀獎。
（概述圖為《一種三維波形實時顯示方法和系統》摘要附圖）
基本介紹
- 中文名：一種三維波形實時顯示方法和系統
- 公布號：CN101149398
- 公布日：2008年3月26日
- 申請號：2007101218032
- 申請日：2007年9月14日
- 申請人：電子科技大學
- 地址：四川省成都市建設北路二段四號
- 發明人：黃建國、葉芃、王厚軍、曾浩、張沁川
- 分類號：G01R13/02（2006.01）；G09G5/36（2006.01）
- 代理機構：北京君尚智慧財產權代理事務所
- 類別：發明專利
- 代理人：余長江
專利背景,發明內容,專利目的,技術方案,改善效果,附圖說明,權利要求,實施方式,榮譽表彰,
專利背景
截至2007年9月，隨著數字存儲示波器技術的發展，當前的高檔的數字螢光示波器不僅具有傳統數字示波器波形處理、波形分析、波形存儲的能力，更強調了實時波形顯示、波形亮度等級等特點，配合高的採樣率實現了對複雜信號、瞬變信號的捕獲和觀察。
2007年9月前，實時或準實時波形顯示、波形亮度等級顯示的技術被外國公司Tektronix、Agilent所掌握，中國國內企業生產的數字存儲示波器普遍存在著一個主要的不足之處：即它們在波形捕獲上花費的時間實際上只占實時事件的很小一部分。當數字存儲示波器以每秒50～60次的速度更新波形顯示時，給人以快速波形捕獲的印象。實際示波器在捕獲過程中漏失了大量的數據。例如，若數字存儲示波器以50納秒/格的掃描數度顯示頻率為10兆赫波形，則每次顯示更新都會顯示該波形的5個周期，占500納秒。每秒觀測60次500納秒意味著每秒鐘內用了30微秒的時間捕獲波形，它只占用了實時事件0.003％的時間來捕獲波形。這幾乎沒法觀察實時事件中的稀有事件。
傳統的數字存儲示波器（Digital Storage Oscilloscope，簡稱DSO）採用串列處理的體系結構來捕獲、顯示和分析信號；如圖2所示。對所有的示波器而言，都存在著信號處理與顯示時間，在這段時間內，儀器處理最近採集的數據，復位系統，等待下一觸發事件的到來。這樣，示波器對在這段時間內發生的所有信號都無法捕捉，處於一個採集的盲區。隨著信號處理與顯示時間的增加，對查看到低頻度和低重複事件的可能性就會降低。
發明內容
專利目的
《一種三維波形實時顯示方法和系統》通過利用高速三維數據陣列存儲器的改善了採集性能，系統輸出的數據是一個完整的三維波形圖，該波形由許多採集信號疊加而成。
技術方案
《一種三維波形實時顯示方法和系統》是採用下述技術方案實現三維波形顯示的：
一種三維波形實時顯示方法，其步驟為：
1）採集模組在微處理器和觸發模組控制下對模擬信號進行採樣，並將採集的波形數據經樣值存儲器輸入到數字圖像處理器；
2）數字圖像處理器將採集的波形數據存儲在三維數據存儲陣列器中，並在三維數據存儲陣列器相應的位置上進行標記；
3）顯示控制模組控制並輸出存儲在三維數據存儲陣列器中的波形數據到顯示器。
所述三維數據存儲陣列器為單口RAM三維數據存儲陣列器或雙口RAM三維數據存儲陣列器。
所述的方法中數字圖像處理器在波形繪製時採用點模式繪製或矢量模式繪製。
所述的方法中數字圖像處理器將映射的波形數據在三維數據存儲陣列器相應的位置上採用記錄其出現的機率方式進行標記。
所述的方法中三維數據存儲陣列器所需的存儲容量為：L×2×C/8個位元組，其中L為採集深度，N為採集模組的解析度，C為數據出現的機率。
所述顯示處理模組對波形數據進行轉換，將出現的機率轉換為對應的色彩，機率的大小對應色彩的深淺。
所述的方法中觸發模組的觸發方式包括自動觸發或單次觸發；觸發模組的觸發深度包括延遲觸發或預觸發。
所述的方法中數字圖像處理器將映射的波形數據在三維數據存儲陣列器相應的位置上進行標記的方法為：數字圖像處理器將採集模組採樣的數據直接映射為顯示屏中波形顯示區內相應的象素狀態信息，存入三維數據陣列存儲器的三維資料庫中；資料庫中都有獨立的存儲單元，每一個單元代表著螢幕中的某位置。
所述模擬信號為經調理模組調理後的信號。
所述微處理器為數位訊號處理器。
一種三維波形實時顯示系統，包括：採集模組、樣值存儲器、數字圖像處理器、三維數據存儲陣列器、顯示控制模組、微處理器、觸發模組、顯示器，其特徵在於：採集模組分別與樣值存儲器經數據線連線，與觸發模組經信號控制線連線；樣值存儲器分別與數字圖像處理器經數據線連線，與觸發模組經數據線和信號控制線連線；數字圖像處理器分別與三維數據存儲陣列器由數據線連線，與觸發模組經信號控制線連線；三維數據存儲陣列器分別與顯示控制模組由數據線連線，與觸發模組經信號控制線連線；顯示控制模組與顯示器經數據線連線；微處理器分別與顯示器經數據線連線，與觸發模組經地址匯流排和數據線連線。
所述三維數據存儲陣列為單口RAM三維數據存儲陣列器或雙口RAM三維數據存儲陣列器。
所述的系統中三維圖像處理器在波形繪製時採用點模式繪製或矢量模式繪製。
所述的系統中三維圖像處理器將映射的波形數據在三維數據存儲陣列相應的位置上採用記錄其出現的機率方式進行標記。
所述的系統中三維數據存儲陣列所需的存儲容量為：L×2×C/8個位元組，其中L為採集深度，N為採集模組的解析度，C為數據出現的機率。
所述顯示處理模組對波形數據進行轉換，將出現的機率轉換為對應的色彩，機率的大小對應色彩的深淺。
所述觸發模組的觸發方式包括自動觸發或單次觸發；觸發模組的觸發深度包括延遲觸發或預觸發。
所述的系統還包括還包括一觸發通道和一信號調理通道，所述信號調理通道分別與所述採集模組經信號線連線，與所述觸發通道經信號線連線，與觸發模組經控制信號線連線；所述觸發通道與所述觸發模組經信號線連線。
所述的系統還包括一鎖相環，所述鎖相環與所述採集模組經信號線連線。
所述微處理器為數位訊號處理器。
該發明的體系結構可為DSO提供獨特的波形捕獲和顯示能力，加速重構信號，該發明採用並行的體系結構完成這些功能，如圖1所示。採集模組將採集的波形數據經樣值存儲器送入數字圖像處理器，樣值存儲器可以存儲與觸發事件相關的波形數據，數字圖像處理器將採集的波形數據存儲在三維數據存儲陣列器上，並在三維數據存儲陣列器相應的位置上進行標記，再由顯示控制模組將波形數據高速的送往後端，或直接進行顯示。觸發模組在微處理器控制下實現對採樣時鐘的管理、觸發深度的控制（實現延遲觸發、預觸發）等。三維數據存儲陣列器主要進行波形數據存儲。該發明的核心——數字圖像處理器（Digital Graphic Processor，簡稱DGP）——採用可程式邏輯器件的硬體構架捕獲波形，提供高速率的波形採集率，從而增加了證明數字系統中的瞬態事件的可能性，信號的可視化程度很高。數字圖像處理器將採集的波形數據存儲在三維數據存儲陣列器上，並在三維數據存儲陣列器相應的位置上進行標記，其原理為：DGP將採集模組採樣的數據直接映射為彩色液晶顯示屏中波形顯示區內相應的象素狀態信息，存入三維數據陣列存儲器中；微處理器與DGP系統一道並行工作，完成顯示管理、自動測量和設備調節控制工作，同時，又不影響示波器的採集速度，並在三維空間顯示信號：時間、幅度和以時間為參變數的幅度變化；針對示波器顯示螢幕的每一個點，其實質是不斷更新的資料庫，三維數據陣列存儲器中都有獨立的存儲單元，每一個單元代表著螢幕中的某位置，一旦採集到波形，波形數據就映射到三維數據陣列存儲器的單元組內；當波形涉及到該單元，單元內部就加入亮度信息；沒有涉及到則不加入。因此，如果波形經常掃過的地方，亮度信息在單元內會逐步累積。當三維數據陣列存儲器內的信息傳送到示波器的顯示屏後，根據各點發生的信號頻率的比例，顯示屏展示加入亮度形式的波形區域。
假設三維數據陣列存儲器中數據存儲深度為L（由顯示整幅波形的總樣值數確定，可看作圖像的長），採集模組的解析度N（2可看作圖像的寬），數據出現的機率為C，則所需的存儲容量為：L×2×C/8個位元組。例如，存儲深度為500，採集模組的解析度為8，數據出現的機率用16位寬的數值表示，則所占用的存儲容量是：250KByte；該三維圖像可看作是在時間軸上有500個時間點；每個時間點上有256個存儲單元形成，它代表的是在這個時間點上的幅度信息；每個存儲單元占16位，用來表示多幅波形疊加在一起，同一個幅度值出現的機率。
在實際實現時，三維數據陣列存儲器中的相鄰存儲位置對應於三維圖像的寬，即2，且繪製工作按從上到下，從左到右的方式進行，則當一次採集的L個數據（其大小用Xi表示，i從0到L-1）按時間順序依次進入數字圖像處理器時，則第i列恰好對應於Xi，處理器將根據Xi的值繪製第i列，第Xi行存儲單元。
既然存儲器中的相鄰存儲位置對應於三維圖像的寬2，則每列的起始地址是2的整數倍，即第i列的起始地址為：256×i，那么當Xi到達數字圖像處理器時，對應的存儲位置是：
Pi＝256×i+Xi
Pi＝Ki+Xi
其中Ki＝Ki-1+2，K0＝0
在繪製三維波形圖中，特別在刷新螢幕後又重新採集數據並繪製時，應該首先清除三維數據陣列存儲器的內容，以後繪製時，它將讀取點陣圖的原有內容，加1，並將結果寫回同樣的存儲單元，直到下一次刷新螢幕。這樣在螢幕刷新一次的時間S內，整個採集系統可能已經採集了M屏數據，這M屏數據都疊加到了三維數據存儲陣列器中，存儲單元中保存了在螢幕一次刷新的時間內該波形數據點出現次數。若實際實現時採用的是單口RAM作三維數據存儲陣列器，則採集系統會在每次螢幕刷新時間T內關閉，等待波形顯示處理模組以每秒L×2×C/8/T的數據傳輸率讀取圖像，更形螢幕波形，同時要對讀取的數據進行轉換，即將出現的單純的機率轉換為對應的色彩。數據值大的對應波形數據點出現的機率高，相應的波形顏色要深，而數據值小的對應波形數據點出現的機率低，相應的波形顏色要淺。若實現時採用了雙口RAM作三維數據存儲陣列器，則即使是在波形顯示處理模組讀取圖像，更新螢幕波形的時間內，採集系統也可繼續工作。
對應於數字存儲示波器的矢量和點顯示模式，在波形繪製時，對點模式就只需要繪製對應信號某一點的時間和幅度上的存儲單元，而在矢量顯示模式下，數字圖像處理器將繪製每一列中對應的信號的最大和最小值之間的所有存儲單元。
改善效果
《一種三維波形實時顯示方法和系統》可以以每1/30秒（這大約是人類眼睛能夠覺察到的最快速度）的速度將存儲到三維數據陣列存儲器中的波形數據直接送到顯示器。波形數據直接轉換，以及直接把三維資料庫中波形數據拷貝到顯存中，兩者共同作用，改變了其他體系在數據處理方面的瓶頸，其結果是增強了顯示更新能力，縮短了數據採集盲區，信號細節、間斷事件和信號的動態特性都能採集。該系統可以實現連續的波形數據採集（採用雙口RAM），或者只在螢幕更新期間暫停（採用單口RAM），因此在實時採集時將可能達到最大的波形捕獲速率，且沒有漏掉任何一次觸發事件。
附圖說明
圖1.《一種三維波形實時顯示方法和系統》的原理框圖；
圖1
圖2.傳統數字存儲示波器的系統框圖。
圖2
權利要求
1.一種三維波形實時顯示方法，其步驟為：
1）採集模組在微處理器和觸發模組控制下對模擬信號進行採樣，並將採集的波形數據經樣值存儲器輸入到數字圖像處理器；
2）數字圖像處理器將採集的波形數據存儲在三維數據存儲陣列器中，並在三維數據存儲陣列器相應的位置上進行標記；
3）顯示控制模組控制並輸出存儲在三維數據存儲陣列器中的波形數據到顯示器。
2.如權利要求1所述的方法，其特徵在於所述三維數據存儲陣列器為單口RAM三維數據存儲陣列器或雙口RAM三維數據存儲陣列器。
3.如權利要求1所述的方法，其特徵在於數字圖像處理器在波形繪製時採用點模式繪製或矢量模式繪製。
4.如權利要求1或2所述的方法，其特徵在於三維數據存儲陣列器所需的存儲容量為：L×2×C/8個位元組，其中L為採集深度，N為採集模組的解析度，C為數據出現的機率。
5.如權利要求1所述的方法，其特徵在於所述顯示處理模組對波形數據進行轉換，將出現的機率轉換為對應的色彩，機率的大小對應色彩的深淺。
6.如權利要求1所述的方法，其特徵在於觸發模組的觸發方式包括自動觸發或單次觸發；觸發模組的觸發深度包括延遲觸發或預觸發。
7.如權利要求1或4所述的方法，其特徵在於數字圖像處理器將映射的波形數據在三維數據存儲陣列器相應的位置上進行標記的方法為：數字圖像處理器將採集模組採樣的數據直接映射為顯示屏中波形顯示區內相應的象素狀態信息，存入三維數據陣列存儲器的三維資料庫中；資料庫中都有獨立的存儲單元，每一個單元代表著螢幕中的某位置。
8.如權利要求1所述的方法，其特徵在於所述模擬信號為經調理模組調理後的信號。
9.如權利要求1所述的方法，其特徵在於所述微處理器為數位訊號處理器。
10.一種三維波形實時顯示系統，包括：採集模組、樣值存儲器、數字圖像處理器、三維數據存儲陣列器、顯示控制模組、微處理器、觸發模組、顯示器，其特徵在於採集模組分別與樣值存儲器經數據線連線，與觸發模組經信號控制線連線；樣值存儲器分別與數字圖像處理器經數據線連線，與觸發模組經數據線和信號控制線連線；數字圖像處理器分別與三維數據存儲陣列器由數據線連線，與觸發模組經信號控制線連線；三維數據存儲陣列器分別與顯示控制模組由數據線連線，與觸發模組經信號控制線連線；顯示控制模組與顯示器經數據線連線；微處理器分別與顯示器經數據線連線，與觸發模組經地址匯流排和數據線連線。
11.如權利要求10所述的系統，其特徵在於所述三維數據存儲陣列為單口RAM三維數據存儲陣列器或雙口RAM三維數據存儲陣列器。
12.如權利要求10所述的系統，其特徵在於三維圖像處理器在波形繪製時採用點模式繪製或矢量模式繪製。
13.如權利要求10所述的系統，其特徵在於三維圖像處理器將映射的波形數據在三維數據存儲陣列相應的位置上採用記錄其出現的機率方式進行標記。
14.如權利要求10或11所述的系統，其特徵在於三維數據存儲陣列所需的存儲容量為：L×2×C/8個位元組，其中L為採集深度，N為採集模組的解析度，C為數據出現的機率。
15.如權利要求13所述的系統，其特徵在於所述顯示處理模組對波形數據進行轉換，將出現的機率轉換為對應的色彩，機率的大小對應色彩的深淺。
16.如權利要求10所述的系統，其特徵在於所述觸發模組的觸發方式包括自動觸發或單次觸發；觸發模組的觸發深度包括延遲觸發或預觸發。
17.如權利要求10所述的系統，其特徵在於還包括一觸發通道和一信號調理通道，所述信號調理通道分別與所述採集模組經信號線連線，與所述觸發通道經信號線連線，與觸發模組經控制信號線連線；所述觸發通道與所述觸發模組經信號線連線。
18.如權利要求10所述的系統，其特徵在於還包括一鎖相環，所述鎖相環與所述採集模組經信號線連線。
19.如權利要求10所述的系統，其特徵在於所述微處理器為數位訊號處理器。
實施方式
該發明的體系結構可為DSO提供獨特的波形捕獲和顯示能力，加速重構信號，該發明採用並行的體系結構完成這些功能，如圖1所示。該發明採用ATMEL公司型號為AT84AD001的A/D採樣與樣值存儲器進行信號採集和樣值存儲，其包括採集模組和樣值存儲器，解析度是8BIT，最高採樣率是1GSPS，數據輸出速率可降為500兆赫，其接口支持LVDS，微處理器採用一款高性能的數位訊號處理器（DSP）。
而現場可程式門陣列（Field Programmable Gate Array，簡稱FPGA）採用ALTERA公司的StratixIII系列的FPGA，它具有經過最佳化的三種型號，其中StratixIIIE系列的FPGA專門增強了存儲器和數位訊號處理器資源，適用於對存儲和DSP要求較高的套用。其中含有21Mbit的存儲器，性能超過600兆赫，提供了雙連線埠RAM支持。同時它還支持包括雙數據流速率（DualDateRate，簡稱DDR）在內的外部動態隨機存儲器（Dynamic Random-Access Memory，簡稱DRAM）和靜態隨機存儲器（Static Random-Access Memory，簡稱SRAM）接口、高速低電壓差分接口（LVDS）、鎖相環（PLL）時鐘管理。
在實時採樣方式下，模擬信號經過前端信號調理通道的調理進入A/D採樣與樣值存儲器，A/D採樣與樣值存儲器將以1GSPS的速率採樣信號，並通過LVDS接口，以500兆赫的速率送到數字圖像處理器。同時數位訊號處理器通過控制觸發模組實現對A/D採樣與樣值存儲器的觸發方式（自動、單次）、觸發深度（延遲觸發、預觸發）等的控制。數據流經過A/D採樣與樣值存儲器存儲與觸發事件相關的波形數據後送入數字圖像處理器，後者實時的實現了對每個波形數據的映射，並在三維數據存儲陣列器相應的位置上進行標記（記錄其出現的次數，記錄的次數不同，也即反映出波形在這一位置上出現機率的大小，在液晶屏上就表現為顏色的深淺）。由於採用了雙口RAM作三維數據存儲陣列器，那么對於顯示控制模組，就只需要在螢幕波形刷新期間，將波形數據最快的傳送到螢幕；或者直接送到外圍的高速存儲器中，由數位訊號處理器來進行後端處理。
榮譽表彰
2014年11月6日，《一種三維波形實時顯示方法和系統》獲得第十六屆中國專利優秀獎。
